Tecnologia TTL: diferència entre les revisions
Contingut suprimit Contingut afegit
m Robot inserta {{Autoritat}} |
m Corregit: col lector > col·lector |
||
Línia 20:
== Versions ==
A la família inicial 7.400 o 74N, aviat es va afegir una versió més lenta però de baix consum, la 74L i la seva contrapartida ràpida, les 74H, que tenia la base dels [[transistor]]s dopada amb or per produir centres de recombinació i disminuir la vida mitjana dels portadors minoritaris a la base.
Però el problema de la velocitat prové que és una [[família saturat]], és a dir, els transistors passen de [[tall]] a [[Saturació magnètica|saturació]]. Però un transistor saturat conté un excés de càrrega en la seva base que s'ha d'eliminar abans que comenci a tallar, prolongant el seu temps de resposta. L'estat de saturació es caracteritza per tenir el col
[[Fitxer: TTL NAND.PNG | thumb | 300 px | Porta NAND en tecnologia TTL estàndard (N)]]
Línia 26:
La tecnologia TTL es caracteritza per tenir tres etapes, sent la primera la que li nomena:
* Etapa d'entrada per emissor. S'utilitza un transistor multiemisor en lloc de la matriu de [[díode]]s de [[DTL]].
* Separador de fase. És un transistor connectat a [[emissor comú]] que produeix en la seva col
* Driver. Està formada per diversos transistors, separats en dos grups. El primer va connectat a l'emissor del separador de fase i drenen el corrent per produir el nivell baix a la sortida. El segon grup va connectat al col
Aquesta configuració general varia lleugerament entre dispositius de cada família, principalment l'etapa de sortida, que depèn de si són memòria intermèdia o no i si són de [[col·lector obert]], [[tres estats]] (ThreeState), etc.
Majors variacions es troben entre les diferents famílies: 74N, 74L i 74H difereixen principalment en el valor de les resistències de polarització, però la majoria dels 74LS (i no 74S) no tenen el transistor multiemisor característic de TTL. En el seu lloc porten una matriu de díodes Schottky (com DTL). Això els permet acceptar un marge més ampli de tensions d'entrada, fins a 15V en alguns dispositius, per facilitar la seva interfície amb [[CMOS]]. També és bastant comú, en circuits connectats a busos, posar un transistor PNP a l'entrada de cada línia, per disminuir el corrent d'entrada i així carregar menys el bus.
|