Diferència entre revisions de la pàgina «Intel 4004»

m
Corregit: d'Harvard > de Harvard
m (Elimino camp perque l\'agafi de Wikidata al ser igual.)
m (Corregit: d'Harvard > de Harvard)
* Encapsulat CERDIP de 16 pins
* Màxima velocitat del rellotge de 740 kHz
* Usa Arquitectura Harvard, és a dir, emmagatzemament separat de programes i dades. Contrari a la majoria dels dissenys amb arquitectura d'de Harvard, que utilitza busos separats, el 4004, amb la seva necessitat de mantenir baix el compte de pins, usava un bus de 4 bits multiplexat per transferir:
** 12 bits d'adreces (direccionant fins a 4 KB)
** Instruccions de 8 bits d'ample, que no han de ser col·locades en la mateixa memòria
1.134.012

modificacions