Circuit integrat d'aplicació específica: diferència entre les revisions
Contingut suprimit Contingut afegit
m Corregit: necessita de desenes d > necessita desenes d |
m la síntesi |
||
Línia 3:
A mesura que avança la tecnologia de [[semiconductor]]s, els [[transistor]]s es fan més petits i permeten implementar més funcionalitat en un circuit integrat en general o en un ASIC en particular. Això també ha permès que amb el temps el ASICs incorporessin primer memòria RAM i més tard CPUs. Aquest circuits molt complexos, sovint amb diverses CPUs, megabits de memòria i desenes de milions de portes lògiques sonvint s'anomenen SoC (''System on a Chip'', "sistemes en un [[Circuit integrat|xip]]"). El disseny d'un d'aquests circuits sovint necessita desenes d'enginyers durant un o dos anys i més d'un milió d'euros en costos de fabricació de prototips.
Per dissenys dels ASICs es fan servir llenguatges de descripció del [[maquinari]] (HDL, ''Hardware Description Language''), normalment [[VHDL]] o [[Verilog]]. Aquestes descripcions es transformen en un disseny basat en portes mitjançant una eina de
== Història ==
Línia 15:
== Circuits basats en cel·les (standard cell) i sistemes en un xip (SoC)==
Sortiren com el primer pas per augmentar la productivitat dels totalment a mida. El disseny es fa fent servir una llibreria de blocs pre-construïts o cel·les. El dissenyador en general no interacciona amb la llibreria gràcies als llenguatges de descripció de maquinari i les eines de
== Matrius de portes i matrius estructurades (Gate arrays, structured arrays)==
| |||