AMD Bulldozer

AMD Bulldozer
Dissenyador	AMD
Característiques de CPUs
Geometria	silici sobre aïllant i 32 nanòmetres
	← AMD 10h (en) AMD Zen →

Bulldozer és una microarquitectura de processadors multinucli dissenyada per la companyia Advanced Micro Devices. Va ser introduïda a l'any 2011^[1] implementant novetats com el multifil en clusters (Clustered Multi Threading, CMT).^[2] L'objectiu principal de Bulldozer era millorar el paral·lelisme a nivell de fil de les tècniques de multifil simultani (Simultaneous Multi Threading, SMT) sense deixar de banda el rendiment monofil.^[2]

Arquitectura modifica

Clustered Multi Threading modifica

A diferència d'una microarquitectura de multifil simultani on tots els recursos del processador són compartits, en un processador CMT cada fil disposa de recursos dedicats com si aquests pertanyessin a nuclis diferents. Els recursos menys utilitzats són compartits com en el cas SMT. Per tant es permet estalviar transistors donat que amb CMT no s'ha de implementar nuclis complerts.^[3]

Diagrama de blocs del módul de la microarquitectura Bulldozer. 2 fils es poden executar en parallel en un únic mòdul. Si fan càlculs de coma flotant es comporten com si fos un processador SMT.

Bulldozer fa un ús extensiu d'aquesta tècnica. La microarquitectura està construïda al voltant d'una unitat bàsica, el mòdul. Un mòdul de Bulldozer conté dos clústers d'enters i un de coma flotant. Això permet tenir en execució dos fils executant operacions d'enters al mateix temps com si es tractés de dos nuclis completament separats. El clúster de coma flotant es comparteix com en un nucli multifil simultani tradicional, amb la particularitat de permetre execució simultània de dos fils diferents si les dades són de 128 bits o menys. Altres unitats compartides corresponen als predictors de salts, els buscadors d'instruccions, la memòria cau d'instruccions de nivell u, la memòria cau de nivell dos i la unitat de preentrega d'instruccions (prefetch) que inclou la cua de les instruccions predites. Les unitats compartides canvien de fil amb una granularitat de fins a un cicle.^[2]

Especificacions de l'arquitectura modifica

Suport al conjunt d'instruccions Intel AVX, SSE4.1, SSE4.2, AES i CLMUL.^[1]
Introducció d'instruccions FMAC amb 4 operands, XOP i F16C.^[1]^[2]

Referències modifica

↑ ^1,0 ^1,1 ^1,2 «The Idea Behind AMD's Bulldozer - AMD Bulldozer Review: FX-8150 Gets Tested» (en anglès). Tom's Hardware, 11-10-2011.
↑ ^2,0 ^2,1 ^2,2 ^2,3 Butler, M.; Barnes, L.; Sarma, D. D.; Gelinas, B. «Bulldozer: An Approach to Multithreaded Compute Performance». IEEE Micro, 31, 2, març 2011, pàg. 6–15. DOI: 10.1109/MM.2011.23. ISSN: 0272-1732.
↑ Collins, J.D.; Tullsen, Dean. Clustered multithreaded architectures - pursuing both IPC and cycle time, 2004-05-26. DOI 10.1109/IPDPS.2004.1303010. ISBN 0769521320.

[:1-1] 1,0 ^1,1 ^1,2 «The Idea Behind AMD's Bulldozer - AMD Bulldozer Review: FX-8150 Gets Tested» (en anglès). Tom's Hardware, 11-10-2011.

[:0-2] 2,0 ^2,1 ^2,2 ^2,3 Butler, M.; Barnes, L.; Sarma, D. D.; Gelinas, B. «Bulldozer: An Approach to Multithreaded Compute Performance». IEEE Micro, 31, 2, març 2011, pàg. 6–15. DOI: 10.1109/MM.2011.23. ISSN: 0272-1732.

[3] Collins, J.D.; Tullsen, Dean. Clustered multithreaded architectures - pursuing both IPC and cycle time, 2004-05-26. DOI 10.1109/IPDPS.2004.1303010. ISBN 0769521320.

[1]

[2]

[3]