SPARC: diferència entre les revisions

Contingut suprimit Contingut afegit
m Robot inserta {{Commonscat}} que enllaça amb commons:category:SPARC microprocessors
m Robot posa sintaxi correcta al tag br
Línia 73:
! colspan=15 style="background:#efefef;" | Especificacions microprocessadors SPARC
|- style="vertical-align: top;"
!Model!!Freqüència<br />[MHz]!!Versió de<br />l'Arquitectura<br />!!Any!!Threads Per Core * Cores = Total Threads!!Procés<br />[µm]!!Transistors<br />[milions]!!Die size<br />[mm²]!!Pins E/S!!Potència<br />[W]!!Voltatge<br />[V]!!L1 Dcache<br />[k]!!L1 Icache<br />[k]!!L2 Cache<br />[k]!!L3 Cache<br />[k]
|-
|microSPARC I||40–50||V8||1992||1*1=1||0.8||0.8||225?||288||2.5||5||2||4||--||--
Línia 137:
|UltraSPARC RK (Rock)||2300||V9||2009||2*16=32||0.065||--||396||2326||--||--||32||32||2048||--
|- style="vertical-align: top;"
!Model!!Freqüència<br />[MHz]!!Versió de<br />l'Arquitectura<br />!!Any!!Threads Per Core * Cores = Total Threads!!Procés<br />[µm]!!Transistors<br />[milions]!!Die size<br />[mm²]!!Pins E/S!!Potència<br />[W]!!Voltatge<br />[V]!!L1 Dcache<br />[k]!!L1 Icache<br />[k]!!L2 Cache<br />[k]!!L3 Cache<br />[k]
|}