Revisió del 03:52, 29 gen 2021 modifica 2804:d55:52b7:6a00:25dc:df68:bae:82a4 (discussió) Cap resum de modificació Etiquetes: Revertida Edita des de mòbil Edició web per a mòbils ← Edició anterior		Revisió del 03:52, 29 gen 2021 modifica desfés 2804:d55:52b7:6a00:25dc:df68:bae:82a4 (discussió) Cap resum de modificació Etiquetes: Revertida Edita des de mòbil Edició web per a mòbils Edició següent →
Línia 6: Aquesta nova estructura d'Intel va augmentar la fiabilitat de l'EEPROM, ja que va millorar la resistència dels cicles d'escriptura i esborrament i el període de retenció de dades.<ref>{{ref-web\|cognom1=Koga\|nom6=M.\|arxiuurl=https://web.archive.org/web/20180314042641/http://www.ti.com/pdfs/hirel/space/V3690SEE.pdf\|url-status=live\|editor=The Aerospace Corporation\|url=http://www.ti.com/pdfs/hirel/space/V3690SEE.pdf\|títol=SEE Sensitivities of Selected Advanced Flash and First-In-First-Out Memories\|nom7=P.\|cognom7=Yu\|cognom6=Zakrzewski\|nom1=R.\|nom5=S.\|cognom5=Crain\|nom4=K.\|cognom4=Crawford\|nom3=J.\|cognom3=George\|nom2=V.\|cognom2=Tran\|arxiudata=2018-03-14}}</ref> L> ~~== Estructura actual de l'EEPROM ==~~ Avui dia, l'EEPROM és emprat en [[Microcontrolador\|microcontroladors]] incrustats i en productes amb una memòria EEPROM estàndard. l'EPPROM encara requereix una estructura amb 2 transistors per bit per eliminar un byte dedicat en la memòria, mentre que la [[memòria flaix]] té un transistor per bit per eliminar una regió de memòria.<ref name="Skorobogatov 2017">{{cite conference\|last=Skorobogatov\|first=Sergei\|title=How Microprobing Can Attack Encrypted Memory\|conference=2017 Euromicro Conference on Digital System Design (DSD)\|date=2017\|location=Vienna\|pages=244–251\|doi=10.1109/DSD.2017.69\|url=https://www.cl.cam.ac.uk/~sps32/ahsa2017_prob.pdf#page=2\|isbn=978-1-5386-2146-2}}</ref> G]

EEPROM: diferència entre les revisions