Verilog: diferència entre les revisions
Contingut suprimit Contingut afegit
Recuperant 1 fonts i marcant-ne 0 com a no actives.) #IABot (v2.0.8 |
Recuperant 1 fonts i marcant-ne 0 com a no actives.) #IABot (v2.0.8 |
||
Línia 25:
* [http://www.eda.org/sv-ieee1800/ IEEE P1800] – Grup de treball per SystemVerilog (subsdtitueix l'anterior).{{en}}
* [http://www.verilog.com/VerilogBNF.html Verilog syntax] – Descripció sintactica. IEEE-1364 standard.{{en}}
* [http://www.verilog.org/verilog-ams Verilog-AMS] {{Webarchive|url=https://web.archive.org/web/20160319154144/http://verilog.org/verilog-ams/ |date=2016-03-19 }} – [[Accellera]] extensió de Verilog a senayals analògics. {{en}}
* [http://www.externsoft.ch/download/verilog.html Verilog 2001 syntax] – Recursos on-line de Verilog 2001 (generat per [http://www.externsoft.ch/ebnftools.html EBNF tools] {{Webarchive|url=https://web.archive.org/web/20050322103230/http://www.externsoft.ch/ebnftools.html |date=2005-03-22 }}). {{en}}
| |||