Verilog: diferència entre les revisions
Contingut suprimit Contingut afegit
Cap resum de modificació |
|||
Línia 13:
* [[SystemC]]
* [[ASIC]]
==Enllaços externs==
| |||
Cap resum de modificació |
|||
Línia 13:
* [[SystemC]]
* [[ASIC]]
==Enllaços externs==
| |||