Intel 4004: diferència entre les revisions

Contingut suprimit Contingut afegit
m Corregit: microprocessador (al 1970 > microprocessador (el 1970
m Correcció: kHz, GHz
Línia 33:
* Conté 2.300 transistors
* Encapsulat CERDIP de 16 pins
* Màxima velocitat del rellotge de 740 KHzkHz
* Usa Arquitectura Harvard, és a dir, emmagatzemament separat de programes i dades. Contrari a la majoria dels dissenys amb arquitectura d'Harvard, que utilitza busos separats, el 4004, amb la seva necessitat de mantenir baix el compte de pins, usava un bus de 4 bits multiplexat per transferir:
** 12 bits d'adreces (direccionant fins a 4 KB)