VHDL: diferència entre les revisions
Contingut suprimit Contingut afegit
m espais als encapçalaments |
mCap resum de modificació |
||
Línia 1:
'''VHDL''' és l'acrònim que representa la combinació de [[VHSIC]] i [[HDL (llenguatge)|HDL]], on VHSIC és l'[[acrònim]] de "Very High Speed Integrated Circuit", i HDL és al seu torn l'acrònim de "Hardware Description Language". És un [[llenguatge informàtic|llenguatge]] fet servir per [[enginyeria|enginyers]] definit pel [[Institute of Electrical and Electronics Engineers]] (IEEE) ANSI/IEEE 1076-1993<ref>[http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=893288&userType=inst IEEE Standard VHDL Language Reference Manual]</ref> que es fa servir per modelar, simular i sintetitzar, és a dir per dissenyar [[circuit digital|circuits digitals]]. Altres mètodes per dissenyar circuits són la captura d'esquemes (amb eines tipus [[CAD]]) i els diagrames de blocs, però aquest no són pràctics en dissenys complexos. Altres llenguatges pel mateix propòsit poden ser [[Verilog]] i [[ABEL]]. Tot i que es pot fer servir de forma general per descriure qualsevol circuit es fa servir principalment per dissenyar
Una de les característiques més important de VHDL, i probablement un dels aspectes més confusos del llenguatge per a algú nou és la capacitat del llenguatge per descriure un sistema altament concurrent per aprofitar plenament la naturalesa paral·lela de dispositius digitals.
|