RISC: diferència entre les revisions
Contingut suprimit Contingut afegit
m Bot: substitució ’ → ', “ i ” → ", l•l → l·l, 9kg → 9 kg, km2 → km² |
m Robot: Reemplaçament automàtic de text (-el software +el programari) |
||
Línia 6:
La idea bàsica dels processadors RISC es tenir un conjunt d'instruccions simplificat que estiguin implantades per [[hardware]] directament en la [[CPU]]. Amb això aconseguim eliminar el microcodi i la necessitat de descodificar instruccions complexes.
Així veiem que aquesta arquitectura és radicalment diferent a l'arquitectura CISC, ja que el seu objectiu no és estalviar esforços del [[
Això s'aconsegueix simplificant el tipus d'instruccions realitza el processador. Així, en contrast amb els processadors CISC, executem moltes més instruccions però aquestes són càlculs molt més senzills que podem fer molt més ràpid.
Línia 12:
Les comandes que incorpora el xip en la seva [[Memòria ROM|ROM]] consten de vàries instruccions petites que realitzen una sola tasca. Les aplicacions són les encarregades d'indicar al processador quina combinació d'aquestes instruccions s'han d'executar per a completar una instrucció una operació més gran.
A més, les comandes RISC són totes de la mateixa mida i es carreguen i emmagatzemen de la mateixa manera. A més, en ser senzilles i petites, no necessiten ser descodificades en instruccions menors com en el cas de les instruccions [[CISC]] ja que en si mateixes ja són unitats descodificades. Per això, el processador RISC no consumeix temps en verificar la mida de les comandes ni en descobrir com carregar-les i desar-les.
Un processador d'aquest tipus pot executar fins a 10 comandes a la vegada ja que és el compilador del [[
Com que són comandes més senzilles, la circuiteria per la que passen és també més senzilla (passen per menys [[transistors]]) i per tant s'executen amb més facilitat.Per executar una comanda normalment necessitem un sol cicle de rellotge.
| |||