3 nanòmetres
3 nanòmetres (3 nm) és una tecnologia de fabricació de semiconductors en què els components tenen una grandària de 3 nm. És una millora de la tecnologia de 5 nm. La llei de Moore diu que la superfície és redueix a la meitat cada 2 anys, per tant el costat del quadrat de la nova tecnologia serà de . Sabent que els àtoms de silici tenen una distància entre ells de 0,543 nm, llavors el transistor té de l'ordre de 5 àtoms de llargada.[1]
| Tecnologia | Any |
|---|---|
| 10 um | 1971 |
| 6 um | 1974 |
| 3 um | 1977 |
| 1,5 um | 1982 |
| 1 um | 1985 |
| 800 nm | 1989 |
| 600 nm | 1994 |
| 350 nm | 1995 |
| 250 nm | 1997 |
| 180 nm | 1999 |
| 130 nm | 2001 |
| 90 nm | 2004 |
| 65 nm | 2006 |
| 45 nm | 2008 |
| 32 nm | 2010 |
| 22 nm | 2012 |
| 14 nm | 2014 |
| 10 nm | 2017 |
| 7 nm | 2018 |
| 5 nm | 2019 |
| 3 nm | ~2021 |
| 2 nm | ~2023 |
El 2006, un equip del Korea Advanced Institute of Science and Technology (KAIST) va desenvolupar un transistor de 3 nm basat en tecnologia FinFET.[2]
El 2016, l'empresa TSMC va anunciar la construcció d'una fàbrica de semiconductors de 3-5 nm.[3]
El 2018, l'institut IMEC i l'empresa Cadence van anunciar la fabricació de semiconductors de 3 nm emprant tecnologia de Fotolitografia ultraviolada extrema i litografia d'immersió.
Referències
modifica- ↑ «Imec and Cadence Tape Out Industry's First 3nm Test Chip» (en anglès). https://www.cadence.com,+16-09-2019.+[Consulta: 16 setembre 2019].
- ↑ «Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology) - Nanoparticle News | HighBeam Research» (en anglès). http://www.highbeam.com/,+06-11-2012. Arxivat de l'original el 2012-11-06. [Consulta: 16 setembre 2019].
- ↑ «TSMC Aims to Build World's First 3-nm Fab» (en anglès). https://www.eetimes.com,+19-09-2019.+[Consulta: https://www.eetimes.com/document.asp?doc_id=1332388].