Verilog: historial de revisions

30 juny 2023

• actprev 05:1705:17, 30 juny 2023‎ EVA3.0 (bot) discussió contribucions‎ m 4.671 octets −1‎ Tipografia desfés Etiqueta: paws [2.2]

16 març 2022

• actprev 07:3307:33, 16 març 2022‎ EVA3.0 (bot) discussió contribucions‎ m 4.672 octets −2‎ Format desfés Etiqueta: PAWS [2.1]

28 maig 2021

• actprev 17:5417:54, 28 maig 2021‎ InternetArchiveBot discussió contribucions‎ 4.674 octets +112‎ Recuperant 1 fonts i marcant-ne 0 com a no actives.) #IABot (v2.0.8 desfés

3 abr 2021

• actprev 03:1103:11, 3 abr 2021‎ InternetArchiveBot discussió contribucions‎ 4.562 octets +120‎ Recuperant 1 fonts i marcant-ne 0 com a no actives.) #IABot (v2.0.8 desfés

12 set 2020

• actprev 11:3711:37, 12 set 2020‎ Rebot discussió contribucions‎ m 4.442 octets +1‎ neteja i estandardització de codi desfés

1 jul 2020

• actprev 13:5013:50, 1 jul 2020‎ EVA3.0 (bot) discussió contribucions‎ m 4.441 octets −2‎ Bot elimina espais sobrants desfés Etiqueta: PAWS [1.2]

11 abr 2020

• actprev 18:1818:18, 11 abr 2020‎ Rebot discussió contribucions‎ m 4.443 octets +3‎ neteja i estandardització de codi desfés

25 març 2020

• actprev 13:1213:12, 25 març 2020‎ Rebot discussió contribucions‎ m 4.440 octets +4‎ neteja i estandardització de codi desfés

24 gen 2018

• actprev 23:4723:47, 24 gen 2018‎ Pcm discussió contribucions‎ 4.436 octets −2‎ Cap resum de modificació desfés

5 gen 2017

• actprev 00:4900:49, 5 gen 2017‎ Jaumellecha discussió contribucions‎ m 4.438 octets +35‎ →‎Enllaços externs desfés

12 abr 2016

• actprev 21:2121:21, 12 abr 2016‎ Langtoolbot discussió contribucions‎ m 4.403 octets −1‎ Corregit: - (subsdtitueix el anterior).{{en}} + (subsdtitueix l'anterior).{{en}} desfés

11 abr 2015

• actprev 22:4822:48, 11 abr 2015‎ Dexbot discussió contribucions‎ m 4.404 octets −18‎ Removing Link GA template (handled by wikidata) desfés

28 març 2014

• actprev 02:2602:26, 28 març 2014‎ Langtoolbot discussió contribucions‎ m 4.422 octets −2‎ Corregit: les cel · les estàndard > les cel·les estàndard desfés

6 abr 2013

• actprev 21:1721:17, 6 abr 2013‎ KLBot2 discussió contribucions‎ m 4.424 octets −298‎ Bot: Traient 19 enllaços interwiki, ara proporcionats per Wikidata a d:Q827773 desfés

27 març 2013

• actprev 21:1121:11, 27 març 2013‎ Xbosch discussió contribucions‎ m 4.722 octets 0‎ →‎Enllaços externs desfés
• actprev 21:0921:09, 27 març 2013‎ Xbosch discussió contribucions‎ m 4.722 octets +74‎ →‎Enllaços externs desfés

25 març 2013

• actprev 10:4010:40, 25 març 2013‎ Amadalvarez discussió contribucions‎ 4.648 octets −7‎ correcció paràmetres erronis desfés

24 març 2013

• actprev 22:2822:28, 24 març 2013‎ VriuBot discussió contribucions‎ m 4.655 octets +6‎ Traduïnt plantilla cite book a ref llibre desfés

12 març 2013

• actprev 05:1305:13, 12 març 2013‎ TronaBot discussió contribucions‎ m 4.649 octets −1‎ Bot: recol·locant les plantilles {{Enllaç AB}} desfés

10 març 2013

• actprev 06:1706:17, 10 març 2013‎ TronaBot discussió contribucions‎ m 4.650 octets +3‎ Bot: eliminant plantilla en anglés. {{Link GA}} → {{Enllaç AB}} desfés

25 feb 2013

• actprev 01:4201:42, 25 feb 2013‎ Ssola discussió contribucions‎ m 4.647 octets +4‎ Cap resum de modificació desfés
• actprev 01:3301:33, 25 feb 2013‎ Ssola discussió contribucions‎ m 4.643 octets +7‎ Cap resum de modificació desfés

27 set 2012

• actprev 17:3117:31, 27 set 2012‎ Xbosch discussió contribucions‎ m 4.636 octets −3‎ Cap resum de modificació desfés

16 set 2012

• actprev 23:1923:19, 16 set 2012‎ Xqbot discussió contribucions‎ m 4.639 octets +14‎ Robot: zh:Verilog és un article bo; canvis cosmètics desfés

7 set 2012

• actprev 22:2522:25, 7 set 2012‎ ErikvanB discussió contribucions‎ 4.625 octets +15‎ + nl:Verilog desfés

10 jul 2012

• actprev 17:0417:04, 10 jul 2012‎ Xbosch discussió contribucions‎ 4.610 octets −4‎ Cap resum de modificació desfés

9 jul 2012

• actprev 15:2815:28, 9 jul 2012‎ RibotBOT discussió contribucions‎ m 4.614 octets −4‎ Robot modifica: zh:Verilog desfés

5 jul 2012

• actprev 01:3001:30, 5 jul 2012‎ Xbosch discussió contribucions‎ 4.618 octets +43‎ Cap resum de modificació desfés

4 jul 2012

• actprev 19:3919:39, 4 jul 2012‎ JoRobot discussió contribucions‎ m 4.575 octets −1‎ Robot treu puntuació penjada després de referències desfés
• actprev 09:0909:09, 4 jul 2012‎ Paucabot discussió contribucions‎ m 4.576 octets +28‎ Afegida Categoria:Electrònica usant HotCat desfés

3 jul 2012

• actprev 23:1023:10, 3 jul 2012‎ ZéroBot discussió contribucions‎ m 4.548 octets +15‎ r2.7.1) (Robot afegeix: en:Verilog desfés
• actprev 23:0223:02, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.533 octets −31‎ Cap resum de modificació desfés
• actprev 22:5822:58, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.564 octets −1‎ Cap resum de modificació desfés
• actprev 22:5722:57, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.565 octets −3‎ Cap resum de modificació desfés
• actprev 22:5622:56, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.568 octets +74‎ Cap resum de modificació desfés
• actprev 22:5522:55, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.494 octets +176‎ Cap resum de modificació desfés
• actprev 22:5222:52, 3 jul 2012‎ Xbosch discussió contribucions‎ 4.318 octets +566‎ Cap resum de modificació desfés
• actprev 22:4722:47, 3 jul 2012‎ Xbosch discussió contribucions‎ 3.752 octets −1‎ Cap resum de modificació desfés
• actprev 22:4622:46, 3 jul 2012‎ Xbosch discussió contribucions‎ 3.753 octets −2‎ →‎Enllaços externs desfés
• actprev 22:4622:46, 3 jul 2012‎ Xbosch discussió contribucions‎ 3.755 octets +1.139‎ Cap resum de modificació desfés
• actprev 22:3922:39, 3 jul 2012‎ Xbosch discussió contribucions‎ 2.616 octets +4‎ Cap resum de modificació desfés
• actprev 22:3922:39, 3 jul 2012‎ Xbosch discussió contribucions‎ 2.612 octets −16‎ Cap resum de modificació desfés
• actprev 22:3822:38, 3 jul 2012‎ Xbosch discussió contribucions‎ 2.628 octets +1‎ Cap resum de modificació desfés
• actprev 22:3722:37, 3 jul 2012‎ Xbosch discussió contribucions‎ 2.627 octets +2.627‎ Pàgina nova, amb el contingut: «'''Verilog''' és un llenguatge de descripció de hardware (HDL, de l'Anglès Hardware Description Language) usat per modelar sistemes electrònics. El llengu...».